M <u>Pr</u> **E** N

Previous Doc Next Doc Go to Doc# First Hit

] Generate Collection

L3: Entry 2 of 4

File: JPAB

Feb 4, 1987

PUB-NO: JP362026548A

DOCUMENT-IDENTIFIER: JP 62026548 A

TITLE: MEMORY CONTROLLER

PUBN-DATE: February 4, 1987

INVENTOR-INFORMATION:

NAME

COUNTRY

MIYAKE, SHOJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

YOKOGAWA ELECTRIC CORP

APPL-NO: JP60165487

APPL-DATE: July 26, 1985

INT-CL (IPC): G06F 12/04

ABSTRACT:

PURPOSE: To realize a <u>memory</u> controller for executing quickly processing by executing <u>memory</u> access of a bit <u>boundary and memory access</u> of a word boundary by the same operation.

CONSTITUTION: In case of writing data to a state that is has been shifted by (m) bits from a word boundary, (m) is read in a latch 1 through a data bus. By this value, a selector 7 operates an address multiplexer 6, and in a memory 2, (n) address and (n)+1 address are inputted as an address from a part and part of the remaining part, respectively. Next, a decoder 4 operates a data multiplexer 3 by a value of the latch 1, executes a selection of a data bit of each memory, and data on data bus is read. Accordingly, when an operation for writing data once is executed, the data is written on a bit boundary, and the operation can be executed by the same method as memory access of the word boundary.

COPYRIGHT: (C) 1987, JPO&Japio

Previous Doc Next Doc Go to Doc#

10 特許出願公開

## <sup>®</sup> 公開特許公報(A) 昭62-26548

⑤Int.Cl.\*

①出 頭 人

識別記号

庁内整理番号

❸公開 昭和62年(1987)2月4日

G 06 F 12/04

6711-5B

審査請求 未請求 発明の数 1 (全5頁)

**卵発明の名称** メモリ制御装置

②特 願 昭60-165487

**塑出** 願 昭60(1985)7月26日

の発明者 三宅

正 二 武蔵野市中町2丁目9番32号 横河北辰電機株式会社内

横河電機株式会社 武蔵野市中町2丁目9番32号

②代 理 人 并理士 小沢 信助

明細 有

1. 発明の名称

メモリ制御装置

2. 特許請求の範囲

ビットバウンダリカメモリアクセスを行うよう にしたメモリ制御装置であって、

アドレス信号を入力し当該アドレス信号の疑り のアドレスをアクセスするためのアドレス信号を 発生する + 1 アダ手段と、

前記アドレス信号( n 番地 ) と + 1 アダ手段からのアドレス信号( n + 1 番地 ) とを入力し、いずれかの番地を選択するためのアドレスマルチブレクサと、

このマルナブレクサからのアドレス信号が与え られるメモリと、

データを入力しデータビットを選択して前記メ モリに与えるデータマルナブレクサと、

前記データのピットパウングリ量に応じて前記 アドレスマルチブレクサ及びデータマルチブレク サを制御するコントロールロジック とを個えたメモリ制御装置。

1 発明の詳細な説明

( 産業上の利用分野 )

本発明は、メモリドアクセスしてデータの書込 /就出をするメモリ制御技量に関し、特にビット パウンダリ・メモリアクセスを高速に行うように したものである。

(従来の技術)

第 5 図はピットバウンダリ・メモリアクセスの 説明図である。1 つの単位として8 ピットバイト データがあり、これに対応して番地が付与されて いる。1 つのデータ a は 8 ピットバイトで表現さ れる。ピットバウンダリ・メモリアクセスでは、 データ a が n 番地と(n+1)番地に記録されて いるために、n 番地のデータと(n+1)番地の データに2回アクセスする必要がある。

部 5 図 (a) は n 番地のデータ A と、 ( n + 1 ) 街地のデータ B を示している。 このよう カメモリにデータ a を m ピット分だけ プ らして ピットバウングリに 谷込む場合には、次の如く処理される。

- (a) n 番地のデータA を第1のアキュムレータに ロードする。
- (b) 第1のアキュムレータの下位(8-m)ビットをクリアする。
- (c) データョを第2のアキュムレータにロードナ る。
- (d) 第2のアキュムレータをm ピット右シフトす
- (e) 第1及び第2のアキュムレータ間の論風和を とる。
- (f) (e)の結果をn番地へ書込む。
- (g) (n+1) 香地についても、(a) ~ (f) に単じた 処理を行かり。

通常の簡境界の書込みはアキュムレータとメモ ぎりとの一回の速取りで済むから、ピットパウン ダリアクセスは時間を大幅に要することが了解される。

このようなビットパウングリ・メモリアクセス は面像・図形や文字処理に適用されることが多い。 面像はビットマップメモリと呼ばれる、メモリの

(実施例)

以下図面を用いて本発明を説明する。

第1 図は本発明の一実施例を示すブロック図で ある。図において、1 はデータを取込んで保持す るラッチで、ビットパクンダリに関する情報を保 持する。2 はデータを記憶するメモリで、データ 1ド,トと面像の一面ま(ビクセル)とが1対1 に対応したものが採用されている。とのようなビ ,トマ,ブメモリにおいて、特定の図形や文字を 値かに移動するため(例えば1ド,ド分移動する) によっトバクンダ・メモリアクセスが用いられる。

(発明が解決しようとする問題点)

しかしたがら、画像処理にかいては対象とする
メモリ数(画案数)が多いので、従来例の如くソ
フトウェアで処理すると処理時間が増大し、マン
マンンインターフェスが悪くたる問題点があった。
またビットスライスブロセッサを用いてビット
パウンダリ・メモリアクセスを高速化することも
行われるが、構成が複雑になる問題点があった。
本発明は上記の問題点を解決したもので、ビッ

本発明は上記の問題点を解決したもので、ビットバウンダリなメモリアクセスと語境界のメモリアクセスと語境界のメモリアクセスとを同一の操作で行なうことにより処理の早いメモリ制御装置を実現することを目的とする。

(問題点を解決する手段)

とのような目的を達成する本発明は、ビットバ

のと、ト数に応じたと、ト数を少なくとも有するとともに少なくともデータサンブル数に対応したアドレスを有している。3はラッチ1で保持されたデータに応じて動作するデータマルチブレクサで、データバス上のデータを入力し、データピットを選択してメモリ2に与える。4はラッチ1の保持するデータをデータマルチブレクサ3の動作に適するように変換する。

第2回は、第1回の装置の具体例を示す構成プ ロック図である。尚第2図において前記第1図と 同一作用をするものには同一符号をつけ以明を省 略する。図にかいて接続線に単一の短い斜線を付 ナとともに1、3、8又はnの記号をつけたもの は、当該接稅額が1本、3本、8本又はn本より

なるととを示している。

図においてゲータは 8 ヒット、アドレスは n ヒ ,トで構成されている。20~27はメモリ2のある 1 ピットを1 データ分に対応する8 ピット分選校 して扱わしたもので、20~27に対応して0ビット から1ビットまでを創当てる。30~37はメモリ20 ~27に対応して設けられたデータマルナブレクサ て、データマルチプレクサ3の稈細をあらわした ものである。60~67はメモリ20~27に対応して段 けられたアドレスマルナブレクサで、アドレスマ ルナブレクサ6の詳細をわらわしている。

ラッチ1にはデータパスの8本の接続曲のうち 3 本が接続され、この 3 本によってヒットパウン

レクタスはコントリニからディクを構成している。、ダリ・メモリアクセス化必要などが大幅報を治力では、シール わしている。デコーダイ及びセレクタ?は3ヒ, トのデータをデコードし、8本の接続線を介して マルナプレクサ30~37,60~67を後述する関係と たるように収動する。ラッチ1はチップセレクタ の信号によって、データバス上に必要なビットバ クングリに関する情報が存在していることを知り。 データを取込む。メモリ 2 に書込むべきデータが プータパス上にあるときは、テップセレクタの信 号は変化せずラッチ1はデータを元の状態に保持 ナム.

> 第3回は本発明に係る装置の動作を説明したも ので、ほけファテ1とテータマルナブレクサ30~ 37の関係、(b)はラッチ1とアドレスマルチプレク サ60~67の関係を示したものである。

第3回(3)は従方向にデータマルチブレクサ30~ 37を、横方向にデコーダ 4 から供給される入力信 号を示し、構内にはマルチプレクサがデータバス 上のデータの何ピット目をメモリに送るかを示し ている。例えば入力信号としてるが選択されると、

マルチブレクサ30 ( MUX·0) はデニタバス上のデー メの 8 ピット中の許 5 ピットをメモリ20に送る。

第3図的は模方向にアドレスマルチブレクサ60 ~67を、梃方向にセレクメ1から供給される入力 信号を示し、構内にはマルチブレクサがアドレス パスのデータをそのまま送るか、アメー5のデー タを送るから示している。 例えば入力信号として 3が選択されると、メモリ60~62にはアメー5の アドレス信号、メモリ63~67にはアドレスパスの 信号が接続される。

第4図は本発明の装置の動作の具体例を示す説 明図である。との場合、節境界より3ピットすれ た状態に各込むので、 1/0 マップされたラッチョ にデータパスを介して「3「を出力し、チァブセ レクトを操作してラッチ1に読込ませる。とれ以 後、メモリ60~62℃は(n+1)番地が、メモリ 63~67には n 番地がアドレスとして入力される。 との選択はセレクタフによってなされる。また各 メモリ60~67のデータピットの選択はデコーダル によってたされる。データ・3 \* がラッチされて

いるので、メモリ60~62には5~7がそれぞれ対 応し、メモリ63~67には0~4がそれぞれ対応し データバス上のデータが統込まれる。

とのようにアドレス・データラインが選択され ているから、『香地にデータ』を一回書込む操作 をすれば、第4図の如くピットバウンダリにデー メルが書込まれる。即ち、まず最初にピットパウ ングリ量を出力することを除くと、通常の肝境界 のメモリアクセスと同一の方法で操作できる。

尚上配実施例では8ピットゲータ框の場合を示 したが、本発明はとれに限定されるものではなく。 18ピットでも32ピットでも良く、他の任意のできょう。 ト長であってもよい。

## (発明の効果)

以上以明したよりに本発明によれば、デコーダ 4. アダー5及びセレクタ1を用いてビットパウ ングリ量を設定できるので、通常の語境界のメモ リアクセスと同じ方法で実行でき、処理時間が規 くなる。


4 図面の簡単な説明

第1図は本発明の一契約例を示すプロ・図、京 2図は第1図の装盤の具体例を示す構成プロ・ク 図、第3図は動作説明図、第4図は動作の具体例 の説明図、第5図はビットバウングリ・ノモリア クセスの説明図である。


1 … ラッテ、 2 … メモリ、 3 … データマルナフレクサ、 4 … デコーダ、 5 … アダー( + 1 アダ手段)、 6 … アドレスマルナプレクサ、 7 … セレクタ・

代理人 弁理士 小沢 信 駅

## 第 / 図



第 2-- : 図 - - --



de Garage	14.	30	10	0 0	5/-	9 9	0	00	<u>-</u>	3 V #	, , ,	, ,			17.4 - 27.5 8	×	The Control of the Co
		1	0	9	5	9 9	_	0	7								
		Ser	0	0	5	0 0	0	-1-	7								
		MOK /	0	9	<b>5</b>	0	<u>,                                    </u>	-1-	7								
		127	0	9	5	9.	-	-	7								
		Mor	0	0	5	₹.	1-	-1-	7								
		Van	0	0	寸	1	1-	-1-	7								
		20	0	7	1	1	1	1	7								
	_	H		_	+	-	1.	<del>   </del>	7								
	(P)	/2	0		~	끼.	2 م	101	7			•					
			ــــــا	1_								ようが					
												<b>*</b> #			•		1 1
												1/21		. \$	<u>,                                    </u>	य्र	
		1	<u>-T</u>	7	٠,٠	14	5	0 0	0		(n+1) 春地	٦.	7	· #(7+e)		3	
		T,	0	7 ~	7	+ ~	9	20	1		₩ ##		7	-		K	H
		ļ.,	<u> </u>	7	.   -	7 ~	2	0 -	~		+	7 0	<u> </u>	3	₹ 🌣	Ø	
			4	4 ~	7	3/2	0	7	, m		Ε,	200			. 18	4	
		,	٦ ،	ন ৰ	3	10	1-1	~ ~	4		زھ	9 0	<u> </u>	<del>4</del> .			
		7	7	9 6	.   =	٦,	$\sim$	W 4	5		n 松北	7 6	3 a	_	. <	7	a   a
N		T.	-1	7 6	ş -	-1~	m	4 5	0	×	F	~ L	리 1	M .	. [		E 2 1
_			a i	9 -	1	√~	4	200	0			397	1	٠,	g		······································
m	_	2/		W() X &	2 2	MUX3	MUX4	MUX 6	×	4				-,	3	-	(b) (77±4L-9)
3-0	(a)	Z		X X	Z Z	₹	乭	多多	MUX	採				統			7 n
採										1626							<i>(</i> <del>\</del> \)